1. 논리의 연산
ㅇ 논리 연산 (Logic Operation) = 부울 대수
- 1 이상의 입력 논리값들로부터 새로운 출력 논리값을 얻는 연산
. 꽤 단순한 규칙으로 복잡한 논리를 표현해 냄
.. 논리 값 둘 : 1 (true), 0 (false)
.. 논리 연산 셋 : AND, OR, NOT (이들이 전부임)
2. 논리의 구현
ㅇ 논리 소자 (논리 게이트) (Logic Element, Logic Gate)
- 논리 연산이 실제 구현되는 회로 소자
. 例) AND 게이트, OR 게이트, NOT 게이트 등
ㅇ 논리 회로 (Logic Circuit) 또는 논리 연산 회로
- 입출력 논리적 관계를 결정짓는 연산 회로
. 기본 구성 요소 : 논리게이트 및 플립플롭
. 논리회로 종별 : 조합회로, 순서회로
- 이때, 논리 회로의 신호(논리변수) 및 연결 관계를 묘사할 수 있는 방법으로는,
. 진리표, 벤다이어그램, 부울대수(★) 등이 있음
3. 논리 회로의 구분 (Logic Circuit)
※ 과거 상태에 영향을 받는지 유무에 따라
ㅇ 조합논리회로 (Combinational Logic Circuit, 조합회로)
- 오직 현재 입력 신호에 의해서만 출력 논리가 결정되는 회로
- 메모리 없음
ㅇ 순서논리회로 (Sequential Logic Circuit, 순차/순서회로)
- 현재 입력 및 과거의 신호 모두에 의해서 출력 논리가 결정되는 회로
- 메모리 요소(상태)를 갖고 있음
. 즉, 플립플롭 (Flip-flop)을 포함하는 회로
4. 논리 회로의 설계 (Logic Design)
ㅇ 실제 논리회로는, 대단히 복잡하여 이의 효율적 구성 필요
ㅇ 디지털장치(컴퓨터 등) 내 각종 논리연산을 수행하는 복잡한 논리회로를
- 부울식의 간략화 및 효율적(빠른 속도,작은 크기,낮은 전력 소모 등) 회로로써 구현함
※ [참고] 논리 설계 과정
- 요구사항 → 진리표 → 논리식 → 논리식의 간략화 → 논리회로
. 입출력 논리값 관계를 나타낸 표 : 진리표
. 입력 논리변수들에 의한 출력 관계식 : 논리식
. 최소 축약식의 도출 : 논리식의 간략화
. 입출력 논리적 관계를 결정짓는 연산 회로 : 논리회로